מגזין דיגיטלי | מאי 2016

Embedded Solutions מוסף מיוחד

בהתאמה אישית. בטופולוגיה המוצגת, מנקודת המבט של הרשת ושל המשתמש, יש צורך לאבטח באמצעות מנגנונים של אימות זהות שלושה בעל היתירות, HSR / PRP קישורי רשת – port וחיבורי 1 G /100 /10 חיבור המיתוג לשירות. בנוסף, כתוצאה מכל תעבורת הרשת של המפעל העוברת דרך שער החיבור החכם, שלושת הקישורים ימלאו תפקיד חיוני ביותר בניטור התעבורה להגנה מפני איומים אפשריים. התפישה הסופית תכלול שילוב של סוויטת ממשק חיישנים. כפי שכבר נאמר, ההתפתחויות בטכנולוגיה אמורות לסייע בידינו לפשט את ההתקנות, ולא להפוך אותן למורכבות יותר. כדי לעמוד בדרישה זו, שילבנו את כל הממשקים האנלוגיים והספרתיים הרגילים בשער החיבור. בנוסף, הכללנו גם את הממשקים המתקדמים ביותר עבור חישני רעידות וממשקים מהירים להרכשת נתונים עם גישה ישירה . Zynq להתקן המערכת על שבב כיצד הפלטפורמות של מערכות על שבב הניתנות לתכנות, מניעות את השינוי "הקסם" של מיזוג רישות מהשורה הראשונה, עיבוד רב יכולת ויכולות חישה הושג הודות לפלטפורמות של המערכות על שבב הניתנות לתכנות. המוצר שלנו, שנקרא , משבץ את התקן המערכת CPPS - Gate 40 Zynq על שבב הניתנת לתכנות במלואה - שאותה מימשנו על המודול Xilinx של 7000 של OEM ( SMARTzynq ליצרני ציוד מקור ( Cortex ™ - A 9 . הליבה הכפולה SOC - e שעל ההתקן מקבלת ARM ® של MPCore ™ , DDR 3( השלמה עם משאבי זיכרון שונים הבזק, יחידות זיכרון גדול מאוד וכיו"ב) ועם חומרה כדי לתמוך בריבוי של קישורי רשתות מהירים. תשתית זו מציעה רמה עצומה של חופש ליצירת מחיצות של עיבוד תוכנה וחומרה, על מנת לעמוד בפני אתגרים שיישומים אלו מעמידים. מנקודת מבט של החומרה, הלוגיקה הניתנת לתכנות של המערכת על שבב היא המועמד המתאים ביותר למימוש של משימות רישות עם זמן אחזור קצר בשילוב עם יחידות התמיכה בחומרה לפי תקן

« « Zynq תרשים בלוקים של מימוש המערכת על שבב 4 איור תשתית תוכנה לרשת המפעל החכם .5 איור

הוא תרשים בלוקים 4 . איור IEEE 1588 v 2 CPPS של מימוש המערכת על שבב של - . Microdeco במימוש של מפעל Gate 40 תשתית המיתוג של הרשת מתואמת HSR / PRP של המתג ל- / IP באמצעות ליבת שמבטיחה זמן SoC - e ) של Ethernet ) HPS ננו שנייה בכל צומת 550 העברה קבוע של פנימיים port של הטבעת, ומשלבת חיבורי . tri - speed Ethernet וחיצוניים בתקשורת ) PTB הבסיסית לזמן מדויק ( IP ליבת ) ומוסיפה חתימת זמן sniff "מרחרחת" ( הפנימי, ובכך מספקת תמיכה port לחיבור IEEE 1588 v 2 . תשתית PTP למחסנית

מאפשרת לשערי חיבור חכמים לפעול ), כשערים master כשערים שולטים ( ), כשקופים לאותות שעון slave נשלטים ( וכמקורות קצה לאותות שעון. לכן, בסיכומו של דבר, בכל יחידת ציוד אפשר להשתמש סיביות 64 ) מסונכרן של timer בקוצב זמן ( לצורך הוספת חתימת זמן, סנכרון, בקרה, או כאות ייחוס זמן משותף לצורך מימוש .) TSN רשתות ברישות תלוי זמן ( ליבות רישות אלו, שממומשות בחלק התקן מוכנות גם Zynq שלהמערכתעלשבב FPGA לתמיכה בתכונות של אבטחה קיברנטית, . מנגנון IEEE 802.1 X כגון אימות זהות לפי

New-Tech Magazine l 68